PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-248665

(43)Date of publication of application : 04.10.1989

(51)Int.CI.

H01L 29/76 G11C 27/04

(21)Application number : 63-077677

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

30.03.1988


(72)Inventor: MONOI MAKOTO

(54) ELECTRIC CHARGE TRANSFERRING DEVICE

(57)Abstract:

PURPOSE: To make the electric charge accumulating capacity smaller, and to increase the charge-voltage conversion gain by unifying the signal charges transferred from a plurality of CCD registers with the transferring paths unified at an unifying portion, by accumulating the charges in an accumulating portion through the medium of an output gate, and then by outputting the charges.

CONSTITUTION: The signal charges transferred from a plurality of CCD registers 2, 3 pass through transferring paths unified at an unifying portion 4, and are transferred to an output gate 5. The signal charges transferred to the output gate 5 are furthermore transferred to an accumulating portion 8, accumulated, and then outputted. The area of the output gate 5 can be made smaller than in the case unifying portion 4 is absent, as the transferring paths for the signal charges of the plurality of CCD registers 2, 3 are once unified at the unifying portion 4. As this can make the area of the opposing portion to the output gate 5 of the accumulating portion 8 smaller than in



the case unifying portion 4 is absent, the charge accumulating capacity of the accumulating portion 8 can be made smaller, and the charge-voltage conversion gain can be increased.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

@ 公開特許公報(A) 平1-248665

Sint. Cl. 4

識別記号

庁内整理番号

③公開 平成1年(1989)10月4日

H 01 L 29/76 G 11 C 27/04 3 0 1 1 0 4 C-7377-5F B-7208-5B

塞杳請求 有

請求項の数 2 (全6 頁)

60発明の名称

電荷転送装置

②特 顋 昭63-77677

20出 願 昭63(1988) 3月30日

@発明者物井

誠 神奈川県川崎市幸区堀川町72番地 株式会社東芝堀川町工

場内

⑪出 顋 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

⑩代 理 人 弁理士 佐藤 一雄 外2名

明知中

1. 発明の名称

常荷転送装置

2. 特許請求の範囲

1. 信号電荷を転送するCCDレジスタを複数個有するCCDレジスタ部と、前記CCDレジスタ部と、前記CCDレジスタ部において転送された信号電荷を審積し出力する蓄積部とを有し、

前記CCDレジスタ部と前記審積部との間に、 前記CCDレジスタ部の複数個の前記CCDレジスタの前記審積部側の転送路を統合し前記信号電 份を転送する統合部と、前記統合部が転送した前 記信号電荷を前記審積部へ出力する出力ゲートと を設けたことを特徴とする電荷転送装置。

2. 前記統合部が前記CCDレジスタ部に隣接し、前記出力ゲートが前記統合部に隣接する特許請求の範囲第1項記載の電荷転送装置。

3. 発明の詳細な説明

(発明の目的)

(産業上の利用分野)

本発明は、複数のCCDレジスタを行する電荷 転送装置に関する。

(従来の技術)

CCDレジスタを有する電荷転送装置は、遅延 線やイメージセンサに広く用いられている。

CCDレジスタを複数個有する場合に、その複数 個のCCDレジスタから転送されてきた信号電荷 を1つの出力部で統合して読み出す構造が必要と なる場合がある。従来の電荷転送装置について、 その構造を示す第5 図を参照し説明する。フォト ダイオード1 は光を照射されて信号電流を発生し、 CCDレジスタ2.3 はそれぞれのフォトダイオ ード1で発生した信号電荷を審額し、出力ゲート 1 2へ向かって転送していく。出力ゲート 1 2へ向かって転送していく。出力ゲート 1 2へ向かって転送していく。出力ゲート 1 2へ向かって転送していく。出力ゲート 1 2 1 で現立した信号電荷を調次浮遊拡散層 1 1 に出力する。浮遊 拡散層 1 1 は蓄積部に和当し、出力ゲート 1 2 か ら信号電荷を順次受け取り、書積する。この審積された信号電荷は、ソースフォロワ回路7によって順次統み出される。リセットゲート6は、信号電荷を順次受け取る前に浮遊拡散暦11に蓄積されている余分な電荷を排出し、浮遊拡散暦11を一定電圧に設定する。

る。信号電荷が転送される前に、浮遊拡散暦11 がリセットゲート6よりリセットパルスRSを印 加されて、電位が設定地位Ea となる。リセット パルスRSがハイレベルからローレベルになると、 浮遊拡散暦11はリセットゲート6と結合してい るため誘導ノイズが発生して電位 E n ′ となる。 この後、CCDレジスタ2.3の最終転送段であ る転送段2a.3aのうち、印加されるクロック パルスがローレベルであるどちらか一方の転送段 から信号電荷が転送されて、出力ゲート12を通 過して浮遊拡散層11に蓄積される。例えば第7 図において、クロックパルスφ が印加されてい る転送取3aから、クロックパルスゥ」がローレ ベルとなると信号電荷が転送されて浮遊拡散層の 電位が E ₁₁となる。この後リセットパルスRSが 与えられて浮遊拡散暦11の電位が E_{lpha} となり、 さらにリセットパルスRSのノイズの影響で \mathbf{E}_{0} 'となる。次にクロックパルス ϕ_{2} が印加さ れている転送段2aから、クロックパルスφ2 が ローレベルになると信号電荷が転送され、浮遊拡 転送された信号推荷を転送段28へ転送する。そ れぞれの転送段は、信号電荷の逆流を防止する電 **位牌壁を有する。それぞれの転送段より転送され** てきた信号港荷は、最終段に相当する転送段2a 及び3 a より交互に出力ゲート 1 2 へ転送され、 さらに浮遊拡放脳11に出力される。これにより、 CCDレジスタ2及び3より転送されてきた信号 電荷は交互に浮遊拡散層11に流入されることと なる。浮遊拡散脳11は、それぞれの信号電荷が 流入される前にリセットゲート6よりリセットパ ルスRSを与えられて、浮遊拡散層11に審積し ている余分な電荷を排出し、一定電圧に設定され る。浮遊拡散暦11に流入されて蓄積された信号 電荷は、ソースフォロワ回路7により順次続み取 られていく。ソースフォロワ回路7はFET7a. FET7bを有し、インピーダンス変換を行なう。

浮遊拡散暦11より出力される出力信号と、クロックパルスφ₁、クロックパルスφ₂、リセットパルスRSとのそれぞれのパルスタイミングについて、第7図のタイムチャートを参照し説明す

散暦11の電位がE₁₂となる。以下同様に、転送 酸3aから信号電荷が転送されて浮遊拡散暦11 の電位がE₁₈となり、次に転送敗2aから信号電 荷が転送されて浮遊拡散暦11の電位がE₁₄とな る。

(免明が解決しようとする問題点)

このような電荷転送袋駅に対し、イメージセンサとして用いる場合に感度の向上や、信号電荷量を減少化させる必要性が高まっている。このためには、浮遊拡散層11の電荷蓄積容量を減らして電荷電圧変換ゲインを高める必要がある。

しかし浮遊拡散層11の出力ゲート12に接続されている部分は、転送取2aと3aとに分離して接続されている出力ゲート12の面積に対応させる必要がある。このため、その面積を小さくすることができず、その結果浮遊拡散層11の蓄積容量を減少させるのに限界があるという問題点があった。

本売明は上記事情に鑑み、浮遊拡散層11の電 商業精容量を減少させて電荷電圧変換ゲインを向 上させることができる電荷転送装置を提供することを目的とする。

(発明の構成)

(間知点を解決するための手段)

上記目的は、信号電荷を転送するCCDレジスタを複数個有するCCDレジスタ部と、前記CDレジスタ部において転送された信号電荷を審検し、前記CCDレジスタの複数個の前記CCDレジスタの前記路を統合し前記信号である。 動き、前記統合部が転送した前記信号である。 では、前記統合部が転送した前記信号である。 では、前記統合部が転送した前記信号である。 を表現し、前記統合部にははいる。 がといる。 を表現し、前記にはいる。 が表現した前記信号である。

(作用)

複数個のCCDレジスタから転送されてきた信号電荷は、統合部で統合された転送路を通って出力ゲートへ転送される。この出力ゲートへ転送された前記信号電荷がさらに審積部へ転送されて審積された後出力される。前記出力ゲートの面積は、

された電荷転送装置における出力部IIについて、その部分拡大図である第2図を参照し説明する。この出力部IIと、第6図に示す従来の電荷転送装置と同一の要素には同一番号を付し説明を省略する。従来の場合と異なり、CCDレジスタ2.3の転送段2a.3aと浮遊拡散層8との間に転送ゲート4が設けられ、さらにこの転送ゲート4にクロックパルスφτが印加されている。

従来の場合と同様に、印加されているクロックパルスに基づいてそれぞれの転送段2b,2c,2d,…及び転送段3b,3c,3d,…より信号電荷が転送されてきて、最終段に相当するそれぞれの転送段2a及び3aに転送される。この後クロックパルスをTに基づいて、転送段2aと転送改3aにそれぞれ蓄積されている信号電荷の一方を交互に転送ゲート4が出力ゲート5に転送ゲート4から転送された信号でが拡散層8に出力する。これにより、CCDレジスタ2及び3より転送されることとなるに行うで互に浮遊拡散層8に流入されることとな

複数例の前記CCDレジスタの信号電荷の転送路が前記統合部で一旦統合されているため、前記統合部がない場合よりも小さくすることができる。 これにより、前記審務部の出力ゲートに対向する部分の面積は前記統合部がない場合よりも小さくできるため、前記審積部の電荷審積容量が小さくできる。

(火施例)

以下、本発明を図示する実施例に基づいて詳述 する。

まず、本発明の一実施例による電荷転送袋壁について、その構造を示す第1図を参照し説明する。第5図に示す従来の電荷転送袋壁と同一の構成要素には同一番号を付して説明を省略する。従来の場合と異なるのは、出力ゲート5とCCDレジスタ2、3との間に統合部に相当する転送ゲート4が設けられている点である。これによって出力ゲート5と従来の出力ゲート12のそれぞれの面積及び浮遊拡散層8と従来の浮遊拡散層11のそれぞれの電荷審積容量が異なっている。第1図に示

る。この後浮遊拡散圏8において審積された信号 電荷が、順次ソースフォロワ回路7によって統み 取られていく。

次に、浮遊拡散層8より出力される出力信号と、 クロックパルス申』、クロックパルス申2、転送 パルスø $_{\mathsf{T}}$ 、リセットパルスRSとのそれぞれの パルスタイミングについて、そのタイムチャート である第3図を参照し説明する。従来の場合のタ イムチャートである第7図と比較し、転送パルス φτ が新たに加わっている。信号電荷が転送され る前に、浮遊拡散層8がリセットゲート6よりリ セットパルスRSを印加されて、電位が設定電位 En となる。リセットパルスRSがハイレベルか らローレベルになると、浮遊拡散路8はリセット ゲート6と結合しているため誘導ノイズが発生し て電位E。′となる。この後、CCDレジスタ2。 3のそれぞれの最終転送段の転送段2a, 3aの うち、印加されているクロックパルスがローレベ ルのどちらか一方の転送及から転送ゲート4へ、

転送パルスゥァ がハイレベルの期間中に信号電荷 が転送される。次に、転送パルスφ_て がローレベ ルとなると、その信号電荷が出力ゲート5を通過 して浮遊拡散層8に蓄積される。例えば第3図に おいて、クロックパルスø_し が印加されている転 送殷3aから、クロックパルス申₁ がローレベル のときに、ハイレベルの転送パルスφァ が印加さ れている転送ゲート4に信号電荷が転送される。 転送パルスøァ がローレベルとなると、転送ゲー ト4から出力ゲートちを通して浮遊拡散層8へ信 号電荷が転送されて、浮遊拡散圏8の電位がE₁ となる。この後リセットパルスRSが与えられて 浮遊拡散層8の電位がEn となり、リセットパル スRSのノイズの影響でE₀′となる。次にクロ ックパルス々。が印加されている転送段28から、 クロックパルスゅぇ がローレベルのときに、ハイ レベルの転送パルスφァ が印加されている転送ゲ ート4に借号電荷が転送される。転送パルスø_で がローレベルとなると、転送ゲート4から出力ゲ ート5を通して浮遊拡散層8へ信号電荷が転送さ

本実施例ではCCDレジスタを2個有しているが、CCDレジスタ3個以上であっても同様の効果が得られる。また、CCDレジスタのそれぞれの転送設に印加するクロックパルスが3相以上であってもよい。蓄積部として浮遊拡散層を用いているが、フローティングゲート構造によるもの等、地荷を蓄積する機能を有するものであれば、他の構造によるものを用いることができる。

また、本実施例では第2図に示されるように統合部に相当する転送ゲート4と出力ゲート5とが 隣接しているが、隣接しない構成であってもよい。 その場合の一例を、他の実施例として出力部を拡 大した第4図を参照し説明する。第2図に示した 実施例と同一の要素には同一番号を付して説明を 省略する。転送ゲート4と出力ゲート5との間に 後数の転送電極から成る転送及9が設けられてい る。このように、統合部と出力ゲートとが隣接し ておらず、転送及を介して信号電荷が転送される 構成であってもよい。 れて、浮遊拡散層8の電位がE2となる。以下同様に、転送及3aから信号電荷が転送されて浮遊拡散層8の電位がE3となり、次に転送及2aから信号電荷が転送されて浮遊拡散層8の電位が E4となる。このようにして、従来の場合と同様に信号電荷が順次浮遊拡散層8へ転送されて審積され、ソースフォロワ回路7へ出力される。

ここで、出力ゲート5の面積は従来の出力ゲート12と比較して小さい。これは、2個のCCDレジスタ2、3の信号電荷の転送路が、統合部に相当する転送ゲート4で一旦統合されているである。これにより、浮遊拡散層8の出力がからに対向する部分の面積は、従来の浮遊拡散層11の面積よりも小さいため、電荷な器とからに、のため、浮遊な出力さらである。このため、浮遊な出力にはなって、可回路7へが増加し、感度が付っている。さらに、取扱う信号電荷量自体を小さに、取扱う信号電荷量自体を小さによが可能である。CCDレジスタを小型化することが可能である。

(発明の効果)


以上説明したように本発明の電荷転送装置は、 複数個のCCDレジスタから転送されてきた信号 電荷が統合部でその転送路を統合された後出力ゲートを介して審積部へ審積されて出力されるため、 器積部の出力ゲートに対向する面積が小さくなり、 電荷審積容量が小さい。これにより、審積部から 信号電荷が出力されて電圧に変換される際の電荷 電圧変換ゲインが増加し、感度が向上する。

4. 図面の簡単な説明


第1図は本発明の一実施例による電荷転送装置の構成図、第2図は本発明の一実施例による電荷転送装置の部分拡大構成図、第3図は本発明の一実施例による電荷転送装置における信号のタイムチャート、第4図は本発明の他の実施例による電荷転送装置の部分拡大構成図、第5図は従来の電荷転送装置の部分拡大構成図、第7図は従来の電荷転送装置の部分拡大構成図、第7図は従来の電荷転送装置における信号のタイムチャートである。


1 …フォトダイオード、2、3 … C C D レジスタ、2 a、2 b、2 c、2 d、3 a、3 b、3 c、3 d … 転送段、4 … 転送ゲート、5 … 出力ゲート、6 … リセットゲート、7 … ソースフォロワ回路、7 a … F E T、7 b … F E T、8 … 浮遊拡散層、9 … 転送段、1 1 … 浮遊拡散層、1 2 … 出力ゲート。

第1図





第2図






第 5 図





第6図



第7図